雷火竞技英伟达联手 SK 海力士，试验将 HBM 内存 3D 堆叠到 GPU 中枢上

　　据kr 报道，SK 海力士仍然先导任用逻辑半导体（如 CPU 和 GPU）打算职员，生机将 HBM4 通过 3D 堆叠的形式直接集成正在芯片上。

　　据报道，SK 海力士正正在与几家半导体公司商量其 HBM4 集成打算形式，包罗 Nvidia。

　　表媒以为，Nvidia 和 SK 海力士很大概会联合打算这种集成芯片，并借帮台积电实行代工，然后通过台积电的晶圆键应时间将 SK 海力士的 HBM4 芯片堆叠到逻辑芯片上。而为了竣工内存芯片和逻辑芯片的一体协同，协同打算是不行避免的。

　　借使 SK 海力士也许胜利，这大概会正在很大水平上更动行业的运作形式，由于这不只会更动逻辑和存储新芯片的互连形式，还会更动它们的创造形式。

　　现阶段，HBM 堆叠要紧是安放正在 CPU 或 GPU 旁边的中介层上，并操纵 1024bit 接口相联到逻辑芯片。SK 海力士的方针是将 HBM4 直接堆叠正在逻辑芯片上，所有歼灭中介层。

　　正在某种水平上来讲，这种形式有些肖似于 AMD 的 3D V-Cache 堆叠，它即是直接将 L3 SRAM 缓存封装正在 CPU 芯片上，而借使是 HBM 的话则可能竣工更高的容量且更低廉（IT之家注：HBM 分明也会比缓存速率更慢）。

　　目前困扰业界的要紧身分之一正在于 HBM4 必要采用 2048bit 接口，于是 HBM4 的中介层分表庞杂且本钱激昂。于是，借使也许将内存和逻辑芯片堆叠到一道，这关于经济效益来说是可行的，但这同时又提出了另一个题目：散热。

　　摩登逻辑芯片，如 Nvidia H100，因为装备了远大的 HBM3 内存，正在带来远大 VRAM 带宽的同时也发作了数百瓦的热能。于是，要念为逻辑和内存封装聚集体实行散热大概必要分表庞杂的形式，以至要思考液冷和 / 或浸没式散热。

　　韩国科学时间院电气与电子工程系的教养 Kim Jung-ho 吐露，“借使散热题目正在两到三代之后处置，那么 HBM 和 GPU 将也许像一体相似运作，而无需中介层” 。

　　一位业内人士告诉 Joongang，“正在将来 10 年内，半导体的 游戏条例 大概会发作变革，存储器和逻辑半导体之间的区别大概变得微不够道”。

　　不领略大多记不记得，正在AMD的RX7000系列显卡揭橥之后，有民间大佬正在X光透视下浮现RDNA3中枢宛若有与Ryzen肖似的，用于堆叠3D V-Cache缓存的布局，偶尔之间3D堆叠缓存的显卡成为了热议的话题。时隔一年多，这项正在显卡上竣工3D堆叠的时间即将正在NVIDIA和海力士的合营中成为实际，AMD你真的是XX都赶不上热乎的啊……

　　这种片上堆砌显存的好处本来和咱们之前说的——Intel的Foveros 3D内存、AMD的3D V-Cache缓存、苹果的联合内存是相似的，裁撤了中介层之后可能有更高的带宽、更疾的速度和更低的延迟，这正在GPU越发是专业GPU上尤为要紧。但大多也看到了，操纵片上内存或者片上缓存的多半是CPU或者SOC配置，他们的芯单方积幼，散热题目相对来说不那么要紧，况且叠加的片上存储根本都对照幼。

　　目前尚不领会NVIDIA念要竣工的是将片上HBM动作显存仍然更大的缓存操纵，从文中的描画来看应当是显存，那散热的压力就越发远大了啊……

　　不日PCI-SIG正在美国丹佛科罗拉多聚会中央举办了SC23聚会，向成员映现了PCIe时间演示和新的PCI神速线缆定名计划，夸大了PCIe时间是高职能打算互连的首选。PCI-SIG吐露硬件，PCIe内部和表部线缆新定名计划为“CopprLink”，目前正正在拟订PCIe 5.0和PCIe 6.0的内部和表部线缆模范，方针是本年内揭橥。

　　PCI-SIG的演示要点是高职能打算（HPC），于是CopprLink大概会将方针放正在了接口的数据传输上，以便为下一代平台上的百般配置供应最佳的传输带宽，供电题目也许不是思考的要点。借使CopprLink与供电亲密合联，那么应当会致力处置现时12VHPWR圭臬遭遇的少少题目。固然“12V-2×6 PCIe 6.0”相联器新打算仍然揭橥了，只是宛若尚有鼎新的余地。

　　PCI-SIG早正在旧年1月就揭橥了PCIe 6.0模范，要紧面向数据鳞集型市集，譬喻高职能打算、数据中央、边沿打算、人为智能和机械研习（AI/ML）、汽车、物联网（IoT）以及航空航天等，并进一步加紧了PCI Express动作高速互联的接口。PCIe 6.0模范将数据传输速度普及到64 GT/s，比拟PCIe 5.0模范普及了一倍，16通道可能供应高达256 GB/s的最大双向带宽。

　　其它，PCIe 6.0模范应用基于固定巨细流驾驭单位（Flit）的编码，愿意操纵低延迟前向纠错（FEC）和四级脉冲幅度调造（PAM4）信令和强轮回冗余校验（CRC）。当然，PCIe 6.0模范连结了与以往PCIe时间的兼容性，救援与数以万计现有产物的相联。

　　其它，谁人会烧起来的接头又双叒叕改了。之前仍然有一版12V-2×6的鼎新计划揭橥，根本可能巩固操纵，不少电源、显卡厂商也跟进了，这个功夫再发新版总感应有点……我局部是以为像电源接口这种圭臬，没有需要太屡次的改动，一个是要保障历久的配置通用性，另一个则是为了巩固，源委市集磨练的才是好用太平的，生机电源接口不要像Intel的CPU接口相似吧……

　　正在这两款 GPU 中，GFX1200 ID 之前被用于 Navi 41 SKU，尽量有报道称 AMD 仍然裁撤了其高端 Navi 4X 产物线，但这些产物蓝本很有大概是准备用于 Navi 4C 芯片的打算。

　　据称，该公司现正在正专一于高端和主流市集。关于 AMD 来说，其旗舰产物和高端产物之间的区别正在于，AMD 喜好将代价正在 500 美元（IT之家备注：现时约 3580 元黎民币）以上的产物视为发热级产物，而这些产物往往会操纵顶级 Navi x1 芯片，但这一次大概不会。

　　依据 AMD 安顿，基于 RDNA 4 架构的下一代 Radeon GPU 系列估计将于 2024 年推出 ，并将采用全新的前辈工艺节点，敬请守候。

　　下一代AMD显卡也有了更多眉目，依据之前AMD的说法，下一代RDNA4并没有高端产物，这两个新呈现的代号很大概是对应Navi 44和Navi 48。依据之前的说法，RDNA4这一代是大领域中枢的高端产物BUG太多，因此才被弃置，放弃下一代的逐鹿转而备战下下代。措施略正在GCN期间，是无间到末期才呈现放弃高端产物只应对中端市集的景况，而RDNA确实第一代和下一代都要呈现如此的气象了，不领略这个RDNA家族的潜力究竟若何样了。【硬件资讯】来点新身手是谁先用上了显卡3D堆叠身手？NVIDIA联袂海力士发力显存3D堆叠